华大HC32A460系列介绍（二）

1.4 华大HC32A460 系列功能简介

1.4.1 CPU

华大HC32A460 系列集成了新一代的嵌入式 ARM® Cortex®-M4 with FPU 32bit 精简指令CPU，实现了管脚少功耗低的同时，提供的运算性能和迅速的中断反应能力。片上集成的存储容量可以充分发挥出 ARM® Cortex®-M4 with FPU 的指令效率。CPU支持 DSP 指令，可以实现信号处理运算和复杂算法。单点精度 FPU（Floating PointUnit）单元可以避免指令饱和，加快软件开发。

1.4.2 总线架构（BUS）

主系统由 32 位多层 AHB 总线矩阵构成，可实现以下主机总线和从机总线的互连。

主机总线

Ÿ Cortex-M4F 内核 CPUI 总线，CPUD 总线，CPUS 总线

Ÿ 系统 DMA_1 总线，系统 DMA_2 总线

Ÿ USB DMA 总线

从机总线

Ÿ Flash ICODE 总线

Ÿ Flash DCODE 总线

Ÿ Flash MCODE 总线(除 CPU 以外其他主机访问 Flash 的总线)

Ÿ SRAMH 总线(SRAMH 32kB)

Ÿ SRAMA 总线(SRAM1 64KB)

Ÿ SRAMB 总线(SRAM2 64KB，SRAM3 28KB，Ret_SRAM 4KB)

Ÿ APB1 外设总线(EMB/Timers/SPI/USART/I2S)

Ÿ APB2 外设总线(Timers/SPI/USART/I2S)

Ÿ APB3 外设总线(ADC/PGA/TRNG)

Ÿ APB4 外设总线(FCM/WDT/CMP/OTS/RTC/WKTM/I2C)

Ÿ AHB1 外设总线(KEYSCAN/INTC/DCU/GPIO/SYSC)

Ÿ AHB2 外设总线(CAN/SDIOC)

Ÿ AHB3 外设总线(AES/HASH/CRC/USB FS)

Ÿ AHB4 外设总线(SDIOC)

Ÿ AHB5 外设总线(QSPI)

借助总线矩阵，可以实现主机总线到从机总线率的并发访问。

1.4.3 复位控制（RMU）

芯片配置了 14 种复位方式。

Ÿ 上电复位(POR)

Ÿ NRST 引脚复位(NRST)

Ÿ 欠压复位（BOR）

Ÿ 可编程电压检测 1 复位（PVD1R）

Ÿ 可编程电压检测 2 复位（PVD2R）

Ÿ 看门狗复位（WDTR）

Ÿ 看门狗复位（SWDTR）

Ÿ 掉电唤醒复位(PDRST)

Ÿ 软件复位(SRST)

Ÿ MPU 错误复位(MPUR)

Ÿ RAM 奇偶校验复位(RAMPR)

Ÿ RAMECC 复位(RAMECCR)

Ÿ 时钟异常复位(CKFER)

Ÿ 外部高速振荡器异常停振复位(XTALER)

1.4.4 时钟控制（CMU）

时钟控制单元提供了一系列频率的时钟功能，包括：一个外部高速振荡器，一个外部低速振荡器，两个 PLL 时钟，一个内部高速振荡器，一个内部中速振荡器，一个内部低速振荡器，一个 SWDT 内部低速振荡器，时钟预分频器，时钟多路复用和时钟门控电路。时钟控制单元还提供时钟频率测量功能（FCM）。时钟频率测量电路使用测定基准时钟对测定对象时钟进行监视测定。在超出设定范围时发生中断或者复位。AHB、APB 和 Cortex-M4 时钟都源自系统时钟，系统时钟的源可选择 6 个时钟源：

1) 外部高速振荡器（XTAL）

2) 外部低速振荡器（XTAL32）

3) MPLL 时钟（MPLL）

4) 内部高速振荡器（HRC）

5) 内部中速振荡器（MRC）

6) 内部低速振荡器（LRC）

系统时钟的运行时钟频率可以达到 200MHz。SWDT 有立的时钟源：SWDT 内部低速振荡器（SWDTLRC）。实时时钟（RTC）使用外部低速振荡器或者内部低速振荡器作为时钟源。USB-FS 的 48MHz 时钟，I2S 通信时钟可以选择系统时钟，MPLL，UPLL 作为时钟源。对于每一个时钟源，在未使用时都可以单打开和关闭，以降低功耗。

1.4.5 电源控制（PWC）

电源控制器用来控制芯片的多个电源域在多个运行模式和低功耗模式下的电源供给、切换、检测。电源控制器由功耗控制逻辑(PWC)、电源电压检测单元(PVD)构成。芯片的工作电压(VCC)为 1.8V 到 3.6V。电压调节器(LDO)为 VDD 域和 VDDR 域供电，VDDR 电压调压器(RLDO)在掉电模式时为 VDDR 域供电。芯片通过功耗控制逻辑(PWC)提供了速、高速、速三种运行模式，睡眠、停止和掉电等三种低功耗模式。电源电压检测单元(PVD)提供了上电复位(POR)、掉电复位(PDR)、欠压复位(BOR)、可编程电压检测 1(PVD1)、可编程电压检测 2(PVD2)等功能，其中 POR、PDR、BOR 通过检测 VCC 电压，控制芯片复位动作。PVD1 通过检测 VCC 电压，根据寄存器设定使芯片产生复位或者中断。PVD2 通过检测 VCC 电压或者外部输入检测电压，根据寄存器选择产生复位或者中断。VDDR 区域在芯片进入掉电模式后可以通过 RLDO 维持电源，实时时钟模块(RTC)、

唤醒定时器(WKTM)能够继续动作，保持 4KB 的低功耗 SRAM(Ret-SRAM)的数据。模拟模块配备了供电引脚，提高了模拟性能。

1.4.6 初始化配置（ICG）

芯片复位解除后，硬件电路会读取 FLASH 地址 0x00000400H~0x0000041FH（其0x00000408~0x0000041F 为预留功能地址，该 24byte 地址需要用户设定全 1 以确芯片动作正常）把数据加载到初始化配置寄存器，用户需要编程或擦除 FLASH 扇区 0 来修改初始化配置寄存器。